邏輯電路

邏輯電路是一種離散信號(hào)的傳遞和處理，以二進(jìn)制為原理、實(shí)現(xiàn)數(shù)字信號(hào)邏輯運(yùn)算和操作的電路。分組合邏輯電路和時(shí)序邏輯電路。前者由最基本的“與門(mén)”電路、“或門(mén)”電路和“非門(mén)”電路組成，其輸出值僅依賴于其輸入變量的當(dāng)前值，與輸入變量的過(guò)去值無(wú)關(guān)—即不具記憶和存儲(chǔ)功能；后者也由上述基本邏輯門(mén)電路組成，但存在反饋回路—它的輸出值不僅依賴于輸入變量的當(dāng)前值，也依賴于輸入變量的過(guò)去值。由于只分高、低電平，抗干擾力強(qiáng)，精度和保密性佳。廣泛應(yīng)用于計(jì)算機(jī)、數(shù)字控制、通信、自動(dòng)化和儀表等方面。最基本的有與電路、或電路和非電路。

MOS管邏輯電路解析

MOS管構(gòu)成的各種基本MOS管邏輯電路必須熟記于心，才能夠更熟練的看懂芯片的框圖。場(chǎng)效應(yīng)管（Field-Effect Transistor）通過(guò)不同的搭配可以構(gòu)成各種各樣的門(mén)電路，如開(kāi)篇所說(shuō)，這些最基本的單元電路或許是現(xiàn)代IC的基礎(chǔ)。以下的電路形式在常用的74系列的芯片中大量存在著，之后介紹的OD門(mén)，緩沖器則常見(jiàn)于芯片的GPIO口等管腳的設(shè)計(jì)。

（一）MOS管邏輯電路-MOS管構(gòu)成的與門(mén)、或門(mén)電路

與門(mén)可以由六個(gè)管子構(gòu)成，通過(guò)示意圖應(yīng)該能更清楚看出與門(mén)的工作示意圖，然后由真值表可以看出輸入輸出的對(duì)應(yīng)關(guān)系。本文中給出與門(mén)的對(duì)應(yīng)電路，如有興趣，大家可以思考或門(mén)的電路結(jié)構(gòu)，其實(shí)二者是存在對(duì)應(yīng)關(guān)系的。

（二）反相器

下圖則給出了反相器的電路圖，輸入和輸出狀態(tài)相反，謂之反相器。

電路分析：

輸入Vi為低電平時(shí)，上管導(dǎo)通，下管截止，輸出為高電平；輸入Vi為高電平時(shí)，上管截止，下管導(dǎo)通，輸出為低電平。

（三）與非門(mén)

下圖則給出了與非門(mén)的電路圖，與非門(mén)也就是同為零，異為一。

當(dāng)A,B輸入均為低電平時(shí)，1,2管導(dǎo)通，3,4管截止，C端電壓與Vdd一致，輸出高電平。當(dāng)A輸入高電平，B輸入低電平，1,3管導(dǎo)通，2,4管截止，C端電位與1管的漏極保持一致，輸出高電平。當(dāng)A輸入低電平，B輸入高電平，2,4導(dǎo)通，1,3管截止，C端電位與2管的漏極保持一致，輸出高電平。當(dāng)A，B輸入均為高電平時(shí)，1,2管截止，3,4管導(dǎo)通，C端電壓與地一致，輸出低電平。

（四）緩沖器Buffer

CMOS緩沖器(buffer)，緩沖器跟反相器是對(duì)立的，緩沖器輸入與輸出相同，反相器輸入與輸出相反。

電路分析：

前面一級(jí)Q1，Q2組成了一個(gè)反相器；后面一級(jí)Q3，Q4又構(gòu)成了一個(gè)反相器，相當(dāng)于反了兩次相，于是又還原了。

（五）漏極開(kāi)路門(mén)

漏極開(kāi)路門(mén)是一個(gè)十分經(jīng)典常用的電路，常見(jiàn)于主芯片的GPIO口或者單片機(jī)的GPIO口的設(shè)計(jì)中。要最重要的一點(diǎn)就是：漏極開(kāi)路是高阻態(tài)，一般應(yīng)用需要接上拉電阻。

【漏極開(kāi)路門(mén)的應(yīng)用-線與邏輯】Z=z1z2z3

“線與”邏輯是因?yàn)槎鄠€(gè)邏輯單元的輸出的三極管，共用一個(gè)上拉電阻，只要一個(gè)邏輯單元輸出低電平，即集電極（漏極）開(kāi)路輸出的管子導(dǎo)通，那么輸出低電平；而只有全部單元截止,輸出端被上拉電阻置為高電平，這是一個(gè)很實(shí)用的電路，可以用于邏輯仲裁等電路系統(tǒng)中。

MOS管邏輯電路-組合邏輯電路分析方法

在asic設(shè)計(jì)和pld設(shè)計(jì)中組合邏輯電路設(shè)計(jì)的最簡(jiǎn)化是很重要的，在設(shè)計(jì)時(shí)常要求用最少的邏輯門(mén)或?qū)Ь€實(shí)現(xiàn)。在asic設(shè)計(jì)和pld設(shè)計(jì)中需要處理大量的約束項(xiàng)，值為1或0的項(xiàng)卻是有限的，提出組合邏輯電路設(shè)計(jì)的一種新方法。與邏輯表示只有在決定事物結(jié)果的全部條件具備時(shí)，結(jié)果才發(fā)生的因果關(guān)系。輸出變量為1的某個(gè)組合的所有因子的與表示輸出變量為1的這個(gè)組合出現(xiàn)、所有輸出變量為0的組合均不出現(xiàn)，因而可以表示輸出變量為1的這個(gè)組合。

組合邏輯電路的分析分以下幾個(gè)步驟：

（1）有給定的邏輯電路圖，寫(xiě)出輸出端的邏輯表達(dá)式；

（2）列出真值表；

（3）通過(guò)真值表概括出邏輯功能，看原電路是不是最理想，若不是，則對(duì)其進(jìn)行改進(jìn)。
烜芯微專業(yè)制造二三極管,MOS管，20年，工廠直銷省20%，1500家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以點(diǎn)擊右邊的工程師,或者點(diǎn)擊銷售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹